Číslicová technika - 13 - Logika ECL a MOS

Logika ECL

Logické obvody ECL (editorově vázané obvody) jsou schopny zpracovávat signály o frekvenci i 5GHz. Dosažení velké rychlosti je dosaženo minimalizováním saturačního napětí na tranzistorech. Další výhodou je schopnost zpracovat i velmi malé signály.

Na výstupu lze odebírat jak signál jako takový, tak i jeho inverzní hodnoty (jak si můžete všimnout na následujícím schématu).

Obrázek č. 1 - Zapojení hradla ECL

Na vstupu zapojení je diferenciální zesilovač, který je vstupem T2 připojen na odpory R3 a R4, které na bázi vytváří 0 V. Toto napětí bude i na tranzistoru T1. Zvýší-li se napětí na bázi, zvýši se i proud tekoucí kolektorem a to má za následek zvýšení napětí na R7 a v důsledku toho se uzavře T2. Na kolektorech jsou tudíž protichůdná napětí. Ty potom proudově zesilují transistory T3 a T4, které jsou zapojené se společným kolektorem.

V příštím díle odskočíme od bipolárních technologií k technologiím unipolárním, ale hned potom se vrátíme a zapojíme si různá hradla. Prvně to budou kombinační obvody (74LS00 apod.).

Logika MOS

V této kapitole si toho moc povídat nebudeme, jen tak narychlo si to projedeme, žádné podrobnosti, na to bude dost času později.

První schematické značky:
Tranzistory JFET (Field effect tranzistor):

Obrázek č. 2 - Schématická značka tranzistoru JFET

S těmi se dnes setkáváme opravdu jen zde v úvodu. Tyto tranzistory jsou řízené polem, ale pro nás momentálně budou důležitější tranzistory MOS (metal oxid semikonduktor):

Obrázek č. 3 - Schématická značka tranzistoru MOS

Oba dva zmíněné typy nemají bázi emitor a kolektor, ale mají Drain Source a Gate.

Obvody MOS jsou velmi důležité, bez nich by těžko počítače byly tam, kde jsou teď. Obvody MOS tvoří většinu pamětí a spousty obvodů. A co třeba procesor, ten se taky z více než poloviny skládá ze struktury MOS. Výroba struktury MOS je poměrně snadná a málo nákladná a dosahuje opravdu velmi malých rozměrů, například procesor Pentium 4, na jehož jádře o rozměrech 6×8 mm je asi 22 milionů tranzistorů.

Takovým základním stavebním prvkem je hradlo Not, čili logická negace, může vypadat takto:

Obrázek č. 4 - Hradlo NOT s odporovou zátěží

Ale je tu jedna nevýhoda, tou je velikost rezistoru na čipu ? až 1000 ? více než velikost tranzistoru. To se snažilo řešit pomocí takzvaného zdroje konstantního proudu.

Obrázek č. 5 - Hradlo NOT se zdrojem konstantního proudu

To ovšem také nebylo příliš přesné, a proto se nakonec našlo řešení v komplementárním páru, nebo v použití tranistoru s obohacovaným a ochuzovaným kanálem.

Obrázek č. 6 - Hradlo NOT - komplementární dvojicí

Jak vidíte, obvod je velmi jednoduchý ? pouze dva tranzistory, které jsou opravdu miniaturní. Ale to není tak přesné, jsou zde navíc ještě podpůrné obvody, které zajišťují optimální parametry tohoto hradla. A to je tak vše, příště slíbený začátek praxe.

Korekturu provedl Petr Blažík

Jiří Chytil24 let

Šéfredaktor 8bitu.cz. V současné době je studentem prvního ročníku magisterského studia na Fakultě elektrotechické na VUT v Brně. Mezi jeho koníčky patří elektrotechnika, bastlení, programování a hudba. Pracuje na částečný úvazrek ve společnosti Honeywell HTS ACS.